# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168096

(43)Date of publication of application: 22.06.1999

(51)Int.CI.

H01L 21/316 H01L 21/31

(21)Application number: 09-334552

(71)Applicant: SONY CORP

(22)Date of filing:


04.12.1997

(72)Inventor: BUN NORIKI

# (54) FORMATION OF HIGHLY DIELECTRIC OXIDE FILM

## (57)Abstract:

PROBLEM TO BE SOLVED: To form a highly dielectric oxide film, directly on a silicon laver without deteriorating its characteristics (high dielectric property, insulating property). SOLUTION: A highly dielectric nitride film 2 is formed on a silicon layer 1 and then is oxidized into highly dielectric oxide film 4. Preferably, the highly dielectric oxide film 4 has dielectric constant of 20 or above, the highly dielectric oxide film 4 contains mainly on of zirconium oxide, tantalum oxide, titanium oxide, cesium oxide, hafnium oxide and the highly dielectric nitride film 2 contains mainly one of zirconium nitride, tantalum nitride, titanium nitride, cesium nitride, or hafnium nitride. The enthalpy of the highly dielectric oxide film 4 is lower than that of the highly dielectric nitride film 2 or of a silicon oxide film and therefore is thermodynamically stable.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-168096

(43)公開日 平成11年(1999)6月22日

(51) Int.CL<sup>6</sup>

H01L 21/316

21/31

識別配号

FI

H01L 21/316

S

21/31

E

# 審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出願番号

特願平9-334552

(22)出願日

平成9年(1997)12月4日

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 文 範基

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

# (54) 【発明の名称】 高誘電酸化膜の形成方法

## (57)【要約】

【課題】高誘電酸化膜の特性(高誘電性,絶縁性)を劣化させることなくシリコン層上に直接、高誘電酸化膜を 形成する。

【解決手段】シリコン層1上に高誘電窒化膜2を形成した後、当該高誘電窒化膜2を酸化して高誘電酸化膜4に変化させる。好適には、高誘電酸化膜4は比誘電率が20以上である。高誘電酸化膜4の組成に酸化ジルコニウム,酸化タンタル,酸化チタン,酸化セシウム,酸化ハフニウムの何れかを主として含み、高誘電窒化膜2の組成に窒化ジルコニウム,窒化タンタル,窒化チタン,窒化セシウム,窒化ハフニウムの何れかを主として含む。高誘電酸化膜4のエンタルピーは、高誘電窒化膜2又はシリコン酸化膜のエンタルピーより低く、熱力学的に安定である。



20

1

#### 【特許請求の範囲】

【請求項1】シリコン層上に高誘電酸化膜を形成する方 法であって、

上記シリコン層上に高誘電室化膜を形成した後、当該高 誘電室化膜を酸化して高誘電酸化膜に変化させる高誘電 酸化膜の形成方法。

【請求項2】前記高誘電酸化膜は、比誘電率が20以上である請求項1に記載の高誘電酸化膜の形成方法。

【請求項3】前記高誘電酸化膜は、その組成に酸化ジルコニウム、酸化タンタル、酸化チタン、酸化セシウム、酸化ハフニウムの何れかを主として含む請求項1に記載の高誘電酸化膜の形成方法。

【請求項4】前記高誘電室化膜は、その組成に窒化ジルコニウム、窒化タンタル、窒化チタン、窒化セシウム、窒化ハフニウムの何れかを主として含む請求項1に記載の高誘電酸化膜の形成方法。

【請求項5】前記高誘電窒化膜は、前記シリコン層上に 形成したときに、多結晶、結晶、非晶質の何れかの状態 を主として含む請求項1に記載の高誘電酸化膜の形成方 法。

【請求項6】前記高誘電酸化膜のエンタルピーは、前記 高誘電窒化膜のエンタルピーより低く、熱力学的に安定 である請求項1に記載の高誘電酸化膜の形成方法。

【請求項7】前記高誘電酸化膜のエンタルピーは、シリコン酸化膜のエンタルピーより低く、熱力学的に安定である請求項1に記載の高誘電酸化膜の形成方法。

## 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、例えば単結晶シリコン基板等のシリコン層上に、例えば酸化タンタル等の 30 高誘電酸化膜を直接成膜する方法に関する。

#### [0002]

【従来の技術】例えば単結晶シリコン、ポリシリコン等のシリコン層上に、例えば酸化タンタル( $Ta_2O_5$ )等の高誘電酸化膜を直接形成する成膜技術への必要性は高い。かかる成膜技術が必要とされる分野として、たとえば、単結晶シリコン基板の不純物拡散層等を下部電極としたMISキャパシタ、ポリシリコン電極を下部電極としたDRAMセル用メモリキャパシタ、或いはMFISFET (Metal-Ferroelectric-Insulator-Semiconduct 40 or FET)等の高誘電体膜をゲート絶縁膜に適用した次世代FET等を挙げることができる。

【0003】高誘電膜酸化膜の成膜には、一般に、リアクティブスパッタ法、CVD(Chemical Vapor Deposition) 法或いはエピタキシャル成長法が用いられる。

【0004】ところが、これらの方法を用いて単結晶シ リコン基板等のシリコン層上に高誘電酸化膜を直接に形 成しようとすると、高誘電酸化膜の酸化種からでてくる 酸素(O)によりシリコン基板が優先的に酸化され、形 成しようとする高誘電酸化膜より比誘電率が低い酸化シ 50 リコン( $SiO_2$ )の層が高誘電酸化膜とシリコン基板 との界面に生じてしまう。高誘電酸化膜とシリコン基板 との界面に生じた $SiO_2$ 層は、寄生容量として作用 し、全体の容量値を低減させ、結局、所望の高誘電特性 が得られない要因となる。

【0005】このような事態を回避するために、従来では、シリコン層表面を窒化処理して、シリコン層表面が殆ど酸化させないような表面処理を予め施す方法が一般的であった。また、上記シリコン層界面のSiO2層が形成されやすい成膜中の初期段階だけ、例えば水素(H2)中で酸素(O)を還元させて成膜する方法もあった。

### [0006]

【発明が解決しようとする課題】前者のシリコン層表面を窒化処理する方法では、シリコン層表面を窒化処理して窒化シリコン系の膜を薄く形成した後、その膜上に高誘電酸化膜を形成する。ところが、この方法によりシリコン層と高誘電酸化膜との間に設けられるシリコン窒化膜は、その誘電率が約7.0と従来の寄生的に生じるシリコン酸化膜の誘電率(約4.0)に比べると高いものの、形成しようとする高誘電酸化膜よりは誘電率がかなり低いので、このシリコン窒化膜が寄生容量として作用し、全体の容量値を低減させていた。

【0007】一方、後者の成膜中の初期段階だけ $H_2$ 中で〇を還元させる方法では、 $SiO_2$ 層の形成は抑制できるが、 $H_2$ による酸素空孔欠陥が生じてリーク電流が増大し、膜の絶縁特性が劣化してしまうことから、高い絶縁特性が要求される用途には適さない。

【0008】本発明は、このような実情に鑑みてなされ、高誘電酸化膜の特性(高誘電性,絶縁性)を劣化させることなくシリコン層上に直接、高誘電酸化膜を形成する方法を提供することを目的とする。

#### [0009]

【課題を解決するための手段】上述した従来技術の問題 点を解決し、上記目的を達成するために、本発明の高誘 電酸化膜の形成方法では、シリコン層上に高誘電酸化膜 を形成する方法であって、上記シリコン層上に高誘電窒 化膜を形成した後、当該高誘電窒化膜を酸化して高誘電 酸化膜に変化させる。

【0010】前記高誘電酸化膜は、好適には、比誘電率 が20以上である。また、望ましくは、高誘電酸化膜の 組成に酸化ジルコニウム,酸化タンタル,酸化チタン,酸化セシウム,酸化ハフニウムの何れかを主として含む。また、望ましくは、前記高誘電室化膜の組成に窒化 ジルコニウム,窒化タンタル,窒化チタン,窒化セシウム,窒化ハフニウムの何れかを主として含む。

【0011】前記高誘電酸化膜のエンタルピーは、好ましくは、前記高誘電窒化膜のエンタルピーより低く、熱力学的に安定である。また、前記高誘電酸化膜のエンタルピーは、好ましくは、シリコン酸化膜のエンタルピー

より低く、熱力学的に安定である。

【0012】このような高誘電酸化膜の形成方法では、窒化膜を変化(酸化)させて高誘電酸化膜を得ることから、窒化膜の酸化工程(例えば、酸化雰囲気中のアニール)では、酸化種が窒化膜表面から膜中に拡散して高誘電窒化膜を高誘電酸化膜に変化させていく。また、高誘電酸化膜のエンタルピーは、高誘電窒化膜或いはシリコン酸化膜のエンタルピーより低く、熱力学的に安定である。したがって、酸化種がシリコン層との界面に到達し、かつシリコン層表面が酸化シリコンに変化するのは、高誘電膜窒化膜が殆ど全て酸化された後である。よって、この窒化膜の酸化工程の終点を制御すれば、シリコン層界面にシリコン酸化膜が形成されない。

#### [0013]

【発明の実施の形態】以下、本発明に係る高誘電酸化膜の形成方法について、その実施形態を図面を参照しなが ら詳細に説明する。

【0014】図1は、本実施形態の高誘電酸化膜の形成 方法の流れを示すプロセス工程図および各工程における 断面図である。また、図2は図1中の前処理(S1)の 20 一具体例を示すプロセス工程図である。

【0015】まず、表面側にシリコン層1を有する試料を用意する。当該シリコン層1は、単結晶、多結晶、非晶質の何れでもよい。また、シリコン層1としては、例えば、シリコン基板またはガラス基板等の基体上に絶縁膜等を介して積層されたシリコン薄膜、または単結晶シリコン基板そのものの表面領域が該当する。

【0016】ステップS1において、シリコン層1の表 面を前処理する。前処理としては、例えば図2に示す方 法が採用できる。この図2に例示した前処理法では、最 30 初に試料を純水中で超音波洗浄した後 (ステップS1 1)、例えばアセトン等の有機溶剤中に所定時間だけ浸 漬或いは撹拌浸漬し(ステップS12)、再度、純水中 で超音波洗浄を行う(ステップS13)。次いで、ステ ップS14において、酸による煮沸洗浄を行う。この洗 浄は、具体的に、例えば硝酸(HNO3)による煮沸洗 浄と、その後の過酸化水素(H2O2)と塩酸(HC 1) と水 (H2 O) を3:1:5の体積比で溶かした溶 液による煮沸洗浄との2段階で行う。これらの煮沸洗浄 後、純水中で超音波洗浄を行う。次いでステップS15 において、例えばフッ酸 (HF) の1%水溶液に浸漬す る。これは、シリコン層表面の未結合手を水素と結合さ せて、不純物の混入による空孔欠陥の発生を未然に防ぐ ために行う処理である。

【0017】つぎに、図1のステップS2において、シ

 $\Delta G (Z r O_2) < \Delta G (Z r N)$ 

【0024】また、熱力学関数の基本式は、自由エネル みることができるので ギーの増加量 $\Delta G$ ,絶対温度Tにおける系のエンタルピ  $G = \Delta H$ となる。これ ー,エントロピーの増加量をそれぞれ $\Delta H$ , $\Delta S$ とする (3) 式を満たすことと次の(2) 式で示されるが、薄膜の場合は固体として 50 進行する条件となる。

リコン層 1 上に高誘電窒化膜 2 を形成する。この高誘電窒化膜の形成は、例えば水素ガス雰囲気におけるリアクティブスパッタリング法、CVD法、レーザアブレーション法、エピタキシャル成長法等の何れの方法によっても達成可能である。このうち、エピタキシャル成長法による場合は、1原子層ごとの層成長を制御できるMBE (Molecular Beam Epitaxy)等が膜厚制御性に優れ有用である。または、通常の電子ビームによるソース溶解では溶融点が数千度となることを考慮すれば、レーザアブレーション法による成膜も有効である。形成する高誘電窒化膜 2 としては、窒化ジルコニウム(ZrN)、窒化タンタル(TaN)、窒化チタン(TiN)、窒化セシウム(CeN)、変化ハフニウム(HfN)の何れかが選択される。

【0018】そして、本発明では、図1のステップS3において、この一旦形成した窒化膜2を成膜後に酸化して、高誘電酸化膜4に変化させる。つまり、高誘電窒化膜2中の窒素(N)を酸素(O<sub>X</sub>)で置換させる。酸化条件の一例を、次表に示す。

20 [0019]

#### 【表1】

酸化方法: ドライO<sub>2</sub> 酸化 温度: 600℃~800℃

時間:10分~60分(所望膜厚により時間変更)

【0020】これにより、窒化ジルコニウム(Zr

N), 窒化タンタル(T a N), 窒化チタン(T i

N),窒化セシウム(CeN),窒化ハフニウム(HfN)は、高誘電酸化膜4として、それぞれ酸化ジルコニウム( $ZrO_2$ ),酸化タンタル( $Ta_2O_5$ ),酸化チタン( $TiO_2$ ),酸化セシウム( $CeO_2$ ),酸化ハフニウム( $HfO_2$ )に変化する。

【0021】この窒化膜の熱酸化が有効に最後まで、即ちシリコン層1との界面におけるシリコン酸化膜形成を伴うことなく全ての高誘電窒化膜2が高誘電酸化膜4に変化するには、次の熱力学的な2条件が満たされる必要がある。

【0022】第1の条件として、高誘電酸化膜のほうが高誘電窒化膜に比べ、熱力学的に安定であることが必要である。たとえば、ZrNを酸化して $ZrO_2$ に変化させる場合、この反応が進行するには、ギブスの自由エネルギーの増加量 $\Delta G$ の大小関係が、次式を満たす必要がある。

[0023]

【数1】

... (1)

みることができるので (2) 式の第2項は無視でき、 $\Delta$  G  $\leftrightarrows$   $\Delta$  H となる。これにより上記 (1) 式に代えて次の (3) 式を満たすことがZ r Z NからZ r Z への変化が 進行する条件となる

5

[0025]

【数2】

... (2) ... (3)

 $\Delta G = \Delta H - T \cdot \Delta S$  $\Delta H (ZrO_2) < \Delta H (ZrN)$ 

【0026】ここで、ZrN及びZrO2の温度が70 0℃と1000℃におけるエンタルピーの増加量を次表 に示す。

[0027]

#### 【表2】

• T = 700°C

 $\Delta H (Z r N) = -1. 3 \times 10^{5} \text{cal/g} \cdot \text{mol}(O_2)$  $\cdot T = 1000\%$ 

 $\Delta H (Z r O_2) = -2. 0 \times 10^{5} cal/g \cdot mol(O_2)$  $\Delta H (Z r N) = -1. 2 \times 10^{5} \text{cal/g} \cdot \text{mol}(O_2)$ 【0028】この〔表2〕より、ZrN膜は、ある温度 で酸化雰囲気中に曝すと、ZrO2膜に容易に変化し得 ることが分かる。なお、このエンタルピーの増加量の関 係が前記(3)式を満たさないと、欠陥がある一部分を 除き殆どの膜部分は酸化されない。先に記述した他の高 誘電室化膜と高誘電酸化膜、即ちTaNとTa2O5、

TiNとTiO2、CeNとCeO2、及びHfNとH f O<sub>2</sub> の何れの組も、上記前記(3)式と同じ関係を満 たし、窒化膜から酸化膜の生成が可能である。

【0029】第2の条件としては、変化後の高誘電酸化 膜のほうが、シリコン酸化(SiO2)膜より熱力学的 に安定であることが必要である。つまり、上述した第1  $\Delta H$   $(Z r O_2) = -2.2 \times 10^5 cal/g \cdot mol(O_2)$  10 の条件は高誘電窒化膜と高誘電酸化膜との関係でエンタ ルピーの増加量を比較したが、これと同じような関係が 高誘電窒化膜とSiO2膜との間で成立しないと、でき た高誘電窒化膜4とシリコン層1との間に優先的にSi O<sub>2</sub> 膜が形成されてしまうので、本成膜方法の目的が達 成できない。したがって、SiO。膜の形成を有効に防 止するには、前記(3)式と対応した次式を満たす必要 がある。

[0030]

【数3】

**ΔH (高誘電酸化膜) < ΔH (SiO<sub>2</sub>)** 

【0031】次表には、先に示した各高誘電酸化膜とS iO2 膜の標準エンタルピーの変化量を例示する。

## [0032]

【表3】

 $\Delta H (Z r O_2) = -982.0 \text{ k J/mol}(O_2)$ 

 $\Delta H (T i O_2)$  $=-943.5 \text{ k J/mol}(O_2)$ 

 $\Delta H (Ta_2 O_5) = -2044 \text{ k J/mol}(O_2)$ 

 $\Delta H (CeO_2)$  $=-1089 \text{ k J/mol}(O_2)$ 

 $\Delta H (H f O_2)$  $= -950 \text{ k J/mol}(O_2)$ 

 $\Delta H (SiO_2)$  $=-907.9 \text{ k J/mol}(O_2)$ 

【0033】この〔表3〕に示すように、上述した各種 高誘電酸化膜の何れも、そのエンタルピーの増加量がS iO<sub>2</sub> 膜のエンタルピーの増加量より小さく、熱力学的 に安定であり、高誘電酸化膜がSiO2膜に優先して形 成される。なお、ZrO2 はキュービック結晶構造を有 し誘電率が約30程度、TiO2はルチール結晶構造を 有し誘電率が結晶軸に垂直方向で約170程度、結晶軸 に平行方向で約90程度である。また、Ta2O5はへ キサゴナル結晶構造を有し誘電率が約20~30程度、 CeO2 はルチール結晶構造を有し誘電率が約20~2 5程度、HfO2 はキュービック結晶構造を有し誘電率 が約15~25程度である。

【0034】つぎに、上述した成膜方法によってシリコ ン層上の高誘電酸化膜をキャパシタ絶縁膜に適用した場 合を2例、FETのゲート絶縁膜に適用した場合を1例 説明する。なお、これらの適用例(製造方法)は、高誘 電酸化膜の形成に特徴を有しており、その特徴部分であ る高誘電酸化膜の形成方法は既に述べ、その他の部分の 形成法は従来と変わらないので、ここでは断面構成のみ 50

を簡単に説明する。図3は、シリコン基板を下部電極と するMISキャパシタの断面図、図4は他のMISキャ パシタ例としてのDRAM用フィン形メモリキャパシタ の断面図、図5はMFISFETの要部断面図である。

... (4)

【0035】図3に示すMISキャパシタ10の断面構 造は、例えばp型の半導体基板12の表面上に形成され たn型のエピタキシャル成長層14と、そのエピタキシ ャル成長層14内の表面側に形成されたn<sup>+</sup> 不純物拡散 30 層11とを有している。このn+ 不純物拡散層11が、 当該MISキャパシタ10の下部電極として機能する層 であり、図1の"シリコン層"に該当する。n+ 不純物 拡散層11およびエピタキシャル成長層14上は、例え ば酸化シリコンからなる層間絶縁層16で覆われ、その 層間絶縁層16に2つの接続孔16a, 6bが開孔して いる。一方の接続孔16aを覆い、層間絶縁層16に一 部延在するかたちで高誘電酸化膜4が、キャパシタ絶縁 膜として形成され、その上に例えばメタルからなるキャ パシタの上部電極17が形成されている。また、他方の 40 接続孔16bを覆い、層間絶縁層16に一部延在するか たちで下部取出電極が形成されている。本例の下部取出 電極は、下層のポリシリコン層18と上層メタル19と から構成されている。

【0036】このように下部電極層がシリコン層(例え ば、単結晶シリコンからなるエピタキシャル成長層内の 高濃度不純物拡散層)で構成されたMISキャパシタに ついて、そのキャパシタ絶縁膜を髙誘電酸化膜から構成 させることによって、高容量キャパシタが実現できる。 その高容量キャパシタの形成に際し、上述した本発明の 高誘電酸化膜の形成方法を用いると、シリコン層との界

面にシリコン酸化膜が形成させることがないので、誘電 体材料の高誘電性が十分に反映された高い容量値を得る ことができる

【0037】図4に示すDRAM用セル20では、半導 体基板21内の表面側にウェル22を形成し、その表面 を部分的に酸化することにより、選択酸化領域(LOC OS24) と、それ以外の領域で素子が作り込まれるア クティブ領域26とに区分されている。LOCOS24 とアクティブ領域26上に、例えば不純物が導入された ポリシリコンからなるワード線28が、それぞれ薄いゲ 10 ート絶縁膜30を介して形成されている。とくにアクテ ィブ領域26のワード線28は、選択トランジスタ32 のゲート電極34を構成している。ゲート電極34の両 側は、それぞれサイドウォール絶縁膜36が形成されて おり、また半導体基板21側には、LDD(Lighly Dope d Drain)と呼ばれる特有なプロファイルの不純物拡散領 域38 (ソース領域およびドレイン領域) が形成されて いる。ゲート電極34およびワード線28を、たとえば 酸化シリコン膜やリン含有膜(PSG)などからなる層 間絶縁膜40と、たとえば窒化シリコンからなるエッチ 20 ングストッパ膜42とで覆っている。

【0038】層間絶縁膜40とエッチングストッパ膜42とには、LOCOS24側の不純物拡散領域38に達するコンタクトホール44が形成され、このコンタクトホール44を介して、例えば不純物をドープしたポリシリコンからなるメモリキャパシタ50の下部電極46が立設している。この下部電極46が図1における"シリコン層1"に該当する。具体的に、下部電極46は、コンタクトホール44から上方に延びた柱周囲にフィン状部を所定間隔をおいて2枚重ねで具備している。このよ30方に下部電極46をフィン状に形成するのは、キャパシタを構造面からの高容量化するためである。すなわち、下部電極46の表面積を増やすことにより有効なキャパシタ面積を増大させ、これにより集積度の向上にともなう厳しいセル面積制限下でも十分な蓄積容量を確保することができる。

【0039】下部電極46の表面側に、高誘電酸化膜4が前述した方法により形成されている。高誘電酸化膜4上には、上部電極48が形成され、これによりメモリキャパシタ50が構成されている。なお、図では省略して40いるが、この上には、層間絶縁膜等を介してビット線や電極引き出し線などが配線され、各セル間を互いに接続している。

【0040】このように下部電極がシリコン層(例えば、不純物を導入したポリシリコン層)から構成されたメモリキャパシタについて、そのキャパシタ絶縁膜を高誘電酸化膜から構成させることによって、高容量キャパシタが実現できる。その高容量キャパシタの形成に際し、上述した本発明の高誘電酸化膜の形成方法を用いると、シリコン層(下部電極)との界面にシリコン酸化膜 50

が形成させることがないので、誘電体材料の高誘電性が 十分に反映された高い容量値を得ることができる。

【0041】図5に示すMFISFET60では、例えばp型のシリコン基板62内の表面側に不純物拡散領域として、ソース領域64とドレイン領域66が互いに離間して形成されている。そして、このソース領域64とドレイン領域66に挟まれた基板領域(チャネル形成領域)上に、高誘電酸化膜4と強誘電体膜68とからなるゲート絶縁膜が形成され、ゲート絶縁膜上に、例えば不純物が導入されたポリシリコンからなるゲート電極70が積層されている。なお、MISFETとする場合は、強誘電体膜68は省略される。

【0042】このチャネル形成領域がシリコン層(例えば、単結晶シリコン基板の表面領域)からなる絶縁ゲート形FETについて、そのゲート絶縁膜の最下層の膜を高誘電酸化膜から構成させることによって、チャネル形成領域に対する上層側のゲート電極(又は強誘電体膜)との結合容量が高いものとすることができる。このため、チャネルに対するゲート電極(又は強誘電体膜の分極)の電界支配力が強まり、駆動能力を高めたり、分極反転時の応答性を高めるなど、かかる構成の絶縁ゲート形FETの動作性能を向上させることが可能となる。このゲート絶縁膜の形成に際し、上述した本発明の高誘電酸化膜の形成方法を用いると、シリコン層との界面にシリコン酸化膜が形成させることがないので、誘電体材料の高誘電性が十分に反映させることができる。

#### [0043]

【発明の効果】本発明に係る高誘電酸化膜の形成方法によれば、窒化膜の酸化工程の終点を制御すれば、界面にシリコン酸化膜が形成されないでシリコン層上に高誘電酸化膜を形成できる。そのため、当該高誘電酸化膜を例えばキャパシタ絶縁膜に適用すれば、高誘電酸化膜の高誘電性が十分に反映された高い容量のMISキャパシタを容易に実現できるし、また、当該高誘電酸化膜を例えばFETのゲート絶縁膜に適用すれが当該FETの動作性能を向上させることが可能となる。

### 【図面の簡単な説明】

【図1】本発明の実施形態に係る高誘電酸化膜の形成方法の流れを示すプロセス工程図および各工程における断面図である。

【図2】図1中の前処理(S1)の一具体例を示すプロセス工程図である。

【図3】図1の高誘電酸化膜の形成方法をキャパシタ絶 縁膜の形成に適用したMISキャパシタの断面図であ ス

【図4】キャパシタ絶縁膜への他の適用例を示すフィン 形メモリキャパシタを有するDRAMセルの断面図であ る。


【図5】図1の高誘電酸化膜の形成方法をゲート絶縁膜の形成に適用したMFISFETの要部断面図である。

## 【符号の説明】


1…シリコン層、2…高誘電窒化膜、4…高誘電酸化膜、10…MISキャパシタ、12,21,62…半導体基板、11…n<sup>+</sup> 不純物拡散層(シリコン層)、14…n型エピタキシャル成長層、16…層間絶縁層、16a,16b…接続孔、17…上部電極、18…ポリシリコン層、19…上層メタル、20…DRAMセル、22…ウェル、24…LOCOS、26…アクティブ領域、

28…ワード線、30…ゲート絶縁膜、34…ゲート電極、36…サイドウォール絶縁膜、40…層間絶縁膜、42…エッチングストッパ膜、44…コンタクトホール、46…下部電極(シリコン層)、48…上部電極、50…メモリキャパシタ、60…MFISFET、62…シリコン基板(シリコン層)、64…ソース領域、66…ドレイン領域、68…強誘電体膜、70…ゲート電極。


【図1】




【図2】



【図3】



【図4】



【図5】

